llmesh-llive 0.1.1__tar.gz

llmesh_llive-0.1.1/.gitignore

@@ -0,0 +1,44 @@
+__pycache__/
+*.py[cod]
+*$py.class
+*.so
+.Python
+build/
+dist/
+*.egg-info/
+.eggs/
+.venv/
+venv/
+env/
+
+.pytest_cache/
+.mypy_cache/
+.ruff_cache/
+.coverage
+htmlcov/
+coverage.xml
+.tox/
+
+.idea/
+.vscode/
+*.swp
+*~
+
+.DS_Store
+Thumbs.db
+
+out/
+runs/
+checkpoints/
+*.ckpt
+*.pt
+*.safetensors
+
+.env
+.env.local
+*.local.yaml
+
+# llive-specific transient artifacts
+candidates/_tmp/
+memory/_cache/
+bench/_runs/

llmesh_llive-0.1.1/LICENSE

@@ -0,0 +1,21 @@
+MIT License
+
+Copyright (c) 2026 Kazufumi Furuse
+
+Permission is hereby granted, free of charge, to any person obtaining a copy
+of this software and associated documentation files (the "Software"), to deal
+in the Software without restriction, including without limitation the rights
+to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
+copies of the Software, and to permit persons to whom the Software is
+furnished to do so, subject to the following conditions:
+
+The above copyright notice and this permission notice shall be included in all
+copies or substantial portions of the Software.
+
+THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
+IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
+FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
+AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
+LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
+OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
+SOFTWARE.

llmesh_llive-0.1.1/PKG-INFO

@@ -0,0 +1,88 @@
+Metadata-Version: 2.4
+Name: llmesh-llive
+Version: 0.1.1
+Summary: Self-evolving modular memory LLM framework — biological memory × formal verification × industrial IoT mesh × TUI HITL
+Project-URL: Homepage, https://github.com/furuse-kazufumi/llive
+Project-URL: Documentation, https://github.com/furuse-kazufumi/llive/tree/main/docs
+Project-URL: Issues, https://github.com/furuse-kazufumi/llive/issues
+Project-URL: Family, https://github.com/furuse-kazufumi/llmesh-suite
+Author-email: Kazufumi Furuse <kazufumi@furuse.work>
+License-Expression: MIT
+License-File: LICENSE
+Keywords: continual-learning,industrial-iot,llm,modular-memory,neural-architecture-search,self-evolution,tui
+Classifier: Development Status :: 2 - Pre-Alpha
+Classifier: License :: OSI Approved :: MIT License
+Classifier: Operating System :: OS Independent
+Classifier: Programming Language :: Python :: 3.11
+Classifier: Topic :: Scientific/Engineering :: Artificial Intelligence
+Requires-Python: <3.12,>=3.11
+Requires-Dist: duckdb>=0.10
+Requires-Dist: jsonschema>=4.21
+Requires-Dist: numpy>=1.26
+Requires-Dist: pydantic>=2.6
+Requires-Dist: pyyaml>=6.0
+Requires-Dist: structlog>=24.1
+Requires-Dist: typer>=0.12
+Provides-Extra: dev
+Requires-Dist: hypothesis>=6.100; extra == 'dev'
+Requires-Dist: mypy>=1.10; extra == 'dev'
+Requires-Dist: pytest-cov>=4.1; extra == 'dev'
+Requires-Dist: pytest>=8; extra == 'dev'
+Requires-Dist: ruff>=0.4; extra == 'dev'
+Provides-Extra: torch
+Requires-Dist: accelerate>=0.30; extra == 'torch'
+Requires-Dist: faiss-cpu>=1.8; extra == 'torch'
+Requires-Dist: sentence-transformers>=2.7; extra == 'torch'
+Requires-Dist: torch>=2.2; extra == 'torch'
+Requires-Dist: transformers>=4.40; extra == 'torch'
+Description-Content-Type: text/markdown
+
+# llive
+
+> **Self-evolving modular memory LLM framework** — 生物学的記憶モデル × 形式検証 × 産業 IoT メッシュ × TUI HITL の交差点で設計された自己進化型 LLM 基盤。
+
+llive は、固定された Decoder-only LLM コアの周辺に、可変長 BlockContainer・4 層外部記憶（semantic / episodic / structural / parameter）・審査付き構造進化を組み合わせることで、コア重みを再学習せず新能力を継続的に取り込める研究開発フレームワークです。
+
+llmesh（マルチプロトコル LLM ゲートウェイ）と llove（TUI dashboard）の両ファミリーと統合運用できることを第一級要件としています。
+
+## 設計の核
+
+1. **固定コア + 可変周辺** — Adapter / LoRA / 外部記憶 / 可変 BlockContainer で能力を吸収
+2. **4 層メモリの責務分離** — semantic（知識）/ episodic（経験）/ structural（関係）/ parameter（差分重み）
+3. **宣言的構造記述** — sub-block 列を YAML で表現、AI が提案・比較しやすい
+4. **審査付き自己進化** — オンラインは memory write と軽微 routing のみ、構造変更はオフライン審査経由
+5. **生物学的記憶モデル直接埋め込み** — 海馬-皮質 consolidation cycle、surprise score、phase transition
+6. **形式検証付き promotion** — Lean / Z3 / TLA+ による構造的不変量検査を LLM 評価前に挟む
+7. **llmesh / llove ファミリー統合** — 産業 IoT センサを直接 episodic memory に、TUI で HITL 完結
+8. **TRIZ アイデア出しを内蔵** — 40 原理 + 39×39 矛盾マトリクス + ARIZ + 9 画法を mutation policy として組込み、メトリクスから矛盾を自動検出 → 原理マッピング → RAD 裏付け → CandidateDiff 生成までを自走
+
+## 既存類似研究との位置づけ
+
+| 既存系 | 重なる範囲 | llive の差別化 |
+|---|---|---|
+| MemGPT / LongMem | 階層メモリ | 4 層分離 + phase transition + 署名 zone |
+| AutoML-Zero / NAS-LLM | 構造探索 | 形式検証 gate + multi-precision shadow + 失敗データ化 |
+| Self-Refine / Reflexion | 自己批評 | online/offline 分離 + llove TUI HITL staging |
+| MERA / ModularLLM | モジュラー化 | 可変長 BlockContainer YAML + plugin registry |
+| AutoGPT 系 | エージェント | llmesh 産業 IoT 直結 + llove TUI |
+
+## ステータス
+
+- **2026-05-13**: プロジェクト発足。要件定義 v0.1 → v0.2 拡充完了。
+- 現在: Phase 0 — schema / interface 設計、ディレクトリ構造の確立フェーズ。
+
+## ドキュメント
+
+- [要件定義 v0.1（原型）](docs/requirements_v0.1.md)
+- [要件定義 v0.2 追補章（TRIZ + 設計パターン + llmesh/llove 統合）](docs/requirements_v0.2_addendum.md)
+
+## ファミリー
+
+- **[llmesh](https://github.com/furuse-kazufumi/llmesh)** — マルチプロトコル LLM ゲートウェイ、産業 IoT 対応
+- **[llove](https://github.com/furuse-kazufumi/llove)** — TUI dashboard、可視化と HITL
+- **[llmesh-suite](https://github.com/furuse-kazufumi/llmesh-suite)** — llmesh + llove のメタパッケージ
+- **llive** — 自己進化型モジュラー記憶 LLM 基盤（本リポジトリ）
+
+## ライセンス
+
+MIT

llmesh_llive-0.1.1/README.md

@@ -0,0 +1,49 @@
+# llive
+
+> **Self-evolving modular memory LLM framework** — 生物学的記憶モデル × 形式検証 × 産業 IoT メッシュ × TUI HITL の交差点で設計された自己進化型 LLM 基盤。
+
+llive は、固定された Decoder-only LLM コアの周辺に、可変長 BlockContainer・4 層外部記憶（semantic / episodic / structural / parameter）・審査付き構造進化を組み合わせることで、コア重みを再学習せず新能力を継続的に取り込める研究開発フレームワークです。
+
+llmesh（マルチプロトコル LLM ゲートウェイ）と llove（TUI dashboard）の両ファミリーと統合運用できることを第一級要件としています。
+
+## 設計の核
+
+1. **固定コア + 可変周辺** — Adapter / LoRA / 外部記憶 / 可変 BlockContainer で能力を吸収
+2. **4 層メモリの責務分離** — semantic（知識）/ episodic（経験）/ structural（関係）/ parameter（差分重み）
+3. **宣言的構造記述** — sub-block 列を YAML で表現、AI が提案・比較しやすい
+4. **審査付き自己進化** — オンラインは memory write と軽微 routing のみ、構造変更はオフライン審査経由
+5. **生物学的記憶モデル直接埋め込み** — 海馬-皮質 consolidation cycle、surprise score、phase transition
+6. **形式検証付き promotion** — Lean / Z3 / TLA+ による構造的不変量検査を LLM 評価前に挟む
+7. **llmesh / llove ファミリー統合** — 産業 IoT センサを直接 episodic memory に、TUI で HITL 完結
+8. **TRIZ アイデア出しを内蔵** — 40 原理 + 39×39 矛盾マトリクス + ARIZ + 9 画法を mutation policy として組込み、メトリクスから矛盾を自動検出 → 原理マッピング → RAD 裏付け → CandidateDiff 生成までを自走
+
+## 既存類似研究との位置づけ
+
+| 既存系 | 重なる範囲 | llive の差別化 |
+|---|---|---|
+| MemGPT / LongMem | 階層メモリ | 4 層分離 + phase transition + 署名 zone |
+| AutoML-Zero / NAS-LLM | 構造探索 | 形式検証 gate + multi-precision shadow + 失敗データ化 |
+| Self-Refine / Reflexion | 自己批評 | online/offline 分離 + llove TUI HITL staging |
+| MERA / ModularLLM | モジュラー化 | 可変長 BlockContainer YAML + plugin registry |
+| AutoGPT 系 | エージェント | llmesh 産業 IoT 直結 + llove TUI |
+
+## ステータス
+
+- **2026-05-13**: プロジェクト発足。要件定義 v0.1 → v0.2 拡充完了。
+- 現在: Phase 0 — schema / interface 設計、ディレクトリ構造の確立フェーズ。
+
+## ドキュメント
+
+- [要件定義 v0.1（原型）](docs/requirements_v0.1.md)
+- [要件定義 v0.2 追補章（TRIZ + 設計パターン + llmesh/llove 統合）](docs/requirements_v0.2_addendum.md)
+
+## ファミリー
+
+- **[llmesh](https://github.com/furuse-kazufumi/llmesh)** — マルチプロトコル LLM ゲートウェイ、産業 IoT 対応
+- **[llove](https://github.com/furuse-kazufumi/llove)** — TUI dashboard、可視化と HITL
+- **[llmesh-suite](https://github.com/furuse-kazufumi/llmesh-suite)** — llmesh + llove のメタパッケージ
+- **llive** — 自己進化型モジュラー記憶 LLM 基盤（本リポジトリ）
+
+## ライセンス
+
+MIT

llmesh_llive-0.1.1/docs/SESSION_SUMMARY.md

@@ -0,0 +1,40 @@
+# Session Summary (auto-generated)
+
+> 自動生成: `libexec/raptor-auto-summary` (Stop hook)
+> 次回 ccr 起動時に CLAUDE.md SESSION START で自動的に読み取られる。
+
+- **最終更新**: 2026-05-13 21:11:11
+- **プロジェクト**: `D:/projects/llive`
+- **ブランチ**: `main`
+
+## 直近の git log
+
+```
+3627188 docs: regenerate SESSION_SUMMARY.md via Stop hook
+612f2d0 docs(01-mvr): Phase 1 complete — SESSION_SUMMARY + verification report
+2ff5c4c auto: SESSION_SUMMARY.md 編集前 (2026-05-13 08:27)
+28010f4 auto: REQUIREMENTS.md 編集前 (2026-05-13 08:26)
+9a3728e auto: test_memory.py 編集前 (2026-05-13 08:25)
+3d4cbce feat(01-mvr): implement Phase 1 minimum viable research platform
+853e6d0 auto: main.py 編集前 (2026-05-13 08:22)
+3b50dfc auto: change_op.py 編集前 (2026-05-13 08:19)
+b98323b auto: change_op.py 編集前 (2026-05-13 08:18)
+9242d2e auto: loader.py 編集前 (2026-05-13 08:17)
+```
+
+## 現在の git status
+
+```
+(clean)
+```
+
+## 直近 2 時間に変更されたファイル
+
+```
+(直近 2h の変更なし)
+```
+
+---
+
+> このファイルは毎ターン自動上書きされます。**手動で書いた内容は失われます。**
+> 永続化したいメモは `docs/PROGRESS.md` または `docs/NOTES.md` を使ってください。

llmesh_llive-0.1.1/docs/architecture.md

@@ -0,0 +1,243 @@
+# llive アーキテクチャ図
+
+> v0.2 で 6 層 → 8 層に再構成。Mermaid 図で各層・各パターン・各データフローを可視化。
+
+## 1. 全体構成（8 層 + llmesh I/O bus）
+
+```mermaid
+flowchart TB
+    subgraph L8["L8: llove HITL (TUI)"]
+        direction LR
+        L8A[Review Pane]
+        L8B[Memory Viz]
+        L8C[Candidate Arena]
+    end
+
+    subgraph L7["L7: Observability & Benchmark"]
+        L7A[Tracing]
+        L7B[Metrics]
+        L7C[BenchmarkHarness]
+    end
+
+    subgraph L6["L6: Evolution Manager"]
+        L6A[Proposal]
+        L6B[Mutation]
+        L6C[Static Verifier]
+        L6D[Shadow Eval]
+        L6E[Promote / Rollback]
+    end
+
+    subgraph L5["L5: Memory Fabric"]
+        L5A[Semantic]
+        L5B[Episodic]
+        L5C[Structural]
+        L5D[Parameter]
+        L5E[Quarantine Zone]
+    end
+
+    subgraph L4["L4: Block Container Engine"]
+        L4A[Container Registry]
+        L4B[Sub-block Plugin Registry]
+        L4C[Composer]
+        L4D[Executor]
+    end
+
+    subgraph L3["L3: Core Model Adapter"]
+        L3A[HF Adapter]
+        L3B[vLLM Adapter]
+        L3C[TGI Adapter]
+    end
+
+    subgraph L2["L2: Orchestration"]
+        L2A[Pipeline]
+        L2B[Router]
+        L2C[Consolidation Scheduler]
+    end
+
+    subgraph L1["L1: Interface"]
+        L1A[CLI]
+        L1B[MCP]
+        L1C[REST]
+        L1D[Batch]
+    end
+
+    BUS[(llmesh I/O Bus<br/>MQTT / OPC-UA)]
+
+    L1 --> L2
+    L2 --> L3
+    L2 --> L4
+    L4 --> L3
+    L2 --> L5
+    L4 --> L5
+    L6 --> L4
+    L6 --> L5
+    L6 -.candidate state.-> L8
+    L5 -.events.-> L7
+    L4 -.traces.-> L7
+    L6 -.eval results.-> L7
+    L7 --> L8
+    L8 -.HITL commands.-> L6
+    BUS <--> L5
+    BUS <--> L8
+```
+
+## 2. 推論パイプライン（Pipes & Filters）
+
+```mermaid
+flowchart LR
+    IN[Input] --> PP[Preprocess]
+    PP --> RT[Memory Retrieval]
+    RT --> RO[Router]
+    RO --> BC{BlockContainer<br/>選択}
+    BC -->|reasoning| C1[adaptive_reasoning_v1]
+    BC -->|short context| C2[fast_path_v1]
+    BC -->|long context| C3[memory_heavy_v1]
+    C1 --> WR[Memory Write Gate]
+    C2 --> WR
+    C3 --> WR
+    WR -->|surprise > θ| EP[(Episodic)]
+    WR -->|否| OUT[Output]
+    EP --> OUT
+```
+
+## 3. BlockContainer 内部（Composite + Chain of Responsibility）
+
+```mermaid
+flowchart TB
+    subgraph BC["BlockContainer: adaptive_reasoning_v1"]
+        direction TB
+        S1[pre_norm] --> S2[causal_attention]
+        S2 --> S3[memory_read<br/>top_k=8]
+        S3 --> S4[cross_memory_attention]
+        S4 --> S5[adapter<br/>task_conditioned]
+        S5 --> S6[ffn_large]
+        S6 --> S7[reflective_probe]
+        S7 --> S8{surprise > θ?}
+        S8 -->|yes| S9[memory_write]
+        S8 -->|no| S10[residual]
+        S9 --> S10
+    end
+```
+
+## 4. Memory Fabric（CQRS + Event Sourcing）
+
+```mermaid
+flowchart LR
+    subgraph WRITE["Write Path"]
+        W1[Write Gate] --> W2[Surprise-Bayesian]
+        W2 --> W3[Provenance Stamp]
+        W3 --> W4[Zone Router]
+        W4 -->|trusted| W5[(Main Zone)]
+        W4 -->|untrusted| W6[(Quarantine Zone)]
+    end
+
+    subgraph READ["Read Path"]
+        R1[Query] --> R2[Multi-layer Search]
+        R2 --> R3{Cross-zone?}
+        R3 -->|yes| R4[Signature Verify]
+        R3 -->|no| R5[Direct Return]
+        R4 --> R5
+    end
+
+    subgraph CONSOL["Consolidation Cycle"]
+        C1[Episodic Stream] --> C2[Replay Selector]
+        C2 --> C3[Summarize via LLM]
+        C3 --> C4[Semantic Write]
+        C3 --> C5[Structural Edge Update]
+    end
+
+    W5 --> R2
+    W5 --> C1
+```
+
+## 5. Evolution Lifecycle（State + Saga）
+
+```mermaid
+stateDiagram-v2
+    [*] --> draft: AI proposal
+    draft --> proposed: schema validate
+    proposed --> verifying: Static Verifier
+    verifying --> rejected: refute
+    verifying --> shadow_eval: prove or unprovable
+    shadow_eval --> rejected: low score
+    shadow_eval --> short_eval: top-N
+    short_eval --> long_eval: pass
+    long_eval --> hitl_review: pass
+    hitl_review --> staging: approve
+    hitl_review --> rejected: deny
+    staging --> production: regression+forgetting pass
+    staging --> rolled_back: forgetting detected
+    production --> rolled_back: Reverse-Evolution Monitor
+    rejected --> [*]
+    rolled_back --> [*]
+    production --> [*]: archived
+```
+
+## 6. llmesh / llove 統合フロー
+
+```mermaid
+sequenceDiagram
+    participant Sensor as llmesh Sensor<br/>(MQTT/OPC-UA)
+    participant Bus as llmesh I/O Bus
+    participant Mem as Memory Fabric<br/>(L5)
+    participant Evo as Evolution Manager<br/>(L6)
+    participant TUI as llove HITL<br/>(L8)
+    participant Op as Human Op
+
+    Sensor->>Bus: sensor stream event
+    Bus->>Mem: episodic write (FR-19)
+    Mem->>Mem: surprise score (Bayesian)
+    Mem->>Evo: trigger candidate proposal
+    Evo->>Evo: AI generate diff
+    Evo->>Evo: Static Verifier (FR-13)
+    Evo->>Evo: Multi-precision shadow (FR-14)
+    Evo->>TUI: surface top candidate
+    TUI->>Op: render diff + score + viz
+    Op->>TUI: approve / deny
+    TUI->>Evo: Command(approve)
+    Evo->>Mem: signed adapter publish (FR-18)
+    Mem->>Bus: P2P distribute
+    Bus->>Sensor: ack
+```
+
+## 7. パターン適用マップ（簡易）
+
+```mermaid
+mindmap
+  root((llive))
+    L1 Interface
+      Facade
+      Command
+      CoR
+    L2 Orchestration
+      Pipes&Filters
+      Mediator
+    L3 CoreAdapter
+      Adapter
+      Proxy
+    L4 Container
+      Composite
+      Strategy
+      Builder
+      Plugin
+    L5 Memory
+      Repository
+      CQRS
+      EventSourcing
+      Proxy
+    L6 Evolution
+      Command
+      Memento
+      State
+      Saga
+    L7 Observability
+      Decorator
+      Observer
+    L8 HITL
+      MVVM
+      Command
+    Bus llmesh
+      Adapter
+      Bridge
+      PubSub
+```