pq_crypto 0.6.1 → 0.6.2

data/ext/pqcrypto/vendor/mldsa-native/mldsa/src/native/x86_64/src/pointwise_acc_l7_avx2_asm.S

@@ -0,0 +1,187 @@
+/*
+ * Copyright (c) The mldsa-native project authors
+ * SPDX-License-Identifier: Apache-2.0 OR ISC OR MIT
+ */
+
+/* References
+ * ==========
+ *
+ * - [REF_AVX2]
+ *   CRYSTALS-Dilithium optimized AVX2 implementation
+ *   Bai, Ducas, Kiltz, Lepoint, Lyubashevsky, Schwabe, Seiler, Stehlé
+ *   https://github.com/pq-crystals/dilithium/tree/master/avx2
+ */
+
+/*
+ * This file is derived from the public domain
+ * AVX2 Dilithium implementation @[REF_AVX2].
+ */
+
+#include "../../../common.h"
+#if defined(MLD_ARITH_BACKEND_X86_64_DEFAULT) && \
+    !defined(MLD_CONFIG_MULTILEVEL_NO_SHARED) && \
+    (defined(MLD_CONFIG_MULTILEVEL_WITH_SHARED) || MLDSA_L == 7)
+
+/*
+ * WARNING: This file is auto-derived from the mldsa-native source file
+ *   dev/x86_64/src/pointwise_acc_l7_avx2_asm.S using scripts/simpasm. Do not modify it directly.
+ */
+
+.text
+.balign 4
+.global MLD_ASM_NAMESPACE(pointwise_acc_l7_avx2_asm)
+MLD_ASM_FN_SYMBOL(pointwise_acc_l7_avx2_asm)
+
+        .cfi_startproc
+        vmovdqa 0x20(%rcx), %ymm0
+        vmovdqa (%rcx), %ymm1
+        xorl %eax, %eax
+
+Lpointwise_acc_l7_avx2_looptop2:
+        vmovdqa (%rsi), %ymm6
+        vmovdqa 0x20(%rsi), %ymm8
+        vmovdqa (%rdx), %ymm10
+        vmovdqa 0x20(%rdx), %ymm12
+        vpsrlq $0x20, %ymm6, %ymm7
+        vpsrlq $0x20, %ymm8, %ymm9
+        vmovshdup %ymm10, %ymm11  # ymm11 = ymm10[1,1,3,3,5,5,7,7]
+        vmovshdup %ymm12, %ymm13  # ymm13 = ymm12[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm6, %ymm6
+        vpmuldq %ymm11, %ymm7, %ymm7
+        vpmuldq %ymm12, %ymm8, %ymm8
+        vpmuldq %ymm13, %ymm9, %ymm9
+        vmovdqa %ymm6, %ymm2
+        vmovdqa %ymm7, %ymm3
+        vmovdqa %ymm8, %ymm4
+        vmovdqa %ymm9, %ymm5
+        vmovdqa 0x400(%rsi), %ymm6
+        vmovdqa 0x420(%rsi), %ymm8
+        vmovdqa 0x400(%rdx), %ymm10
+        vmovdqa 0x420(%rdx), %ymm12
+        vpsrlq $0x20, %ymm6, %ymm7
+        vpsrlq $0x20, %ymm8, %ymm9
+        vmovshdup %ymm10, %ymm11  # ymm11 = ymm10[1,1,3,3,5,5,7,7]
+        vmovshdup %ymm12, %ymm13  # ymm13 = ymm12[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm6, %ymm6
+        vpmuldq %ymm11, %ymm7, %ymm7
+        vpmuldq %ymm12, %ymm8, %ymm8
+        vpmuldq %ymm13, %ymm9, %ymm9
+        vpaddq %ymm2, %ymm6, %ymm2
+        vpaddq %ymm3, %ymm7, %ymm3
+        vpaddq %ymm4, %ymm8, %ymm4
+        vpaddq %ymm5, %ymm9, %ymm5
+        vmovdqa 0x800(%rsi), %ymm6
+        vmovdqa 0x820(%rsi), %ymm8
+        vmovdqa 0x800(%rdx), %ymm10
+        vmovdqa 0x820(%rdx), %ymm12
+        vpsrlq $0x20, %ymm6, %ymm7
+        vpsrlq $0x20, %ymm8, %ymm9
+        vmovshdup %ymm10, %ymm11  # ymm11 = ymm10[1,1,3,3,5,5,7,7]
+        vmovshdup %ymm12, %ymm13  # ymm13 = ymm12[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm6, %ymm6
+        vpmuldq %ymm11, %ymm7, %ymm7
+        vpmuldq %ymm12, %ymm8, %ymm8
+        vpmuldq %ymm13, %ymm9, %ymm9
+        vpaddq %ymm2, %ymm6, %ymm2
+        vpaddq %ymm3, %ymm7, %ymm3
+        vpaddq %ymm4, %ymm8, %ymm4
+        vpaddq %ymm5, %ymm9, %ymm5
+        vmovdqa 0xc00(%rsi), %ymm6
+        vmovdqa 0xc20(%rsi), %ymm8
+        vmovdqa 0xc00(%rdx), %ymm10
+        vmovdqa 0xc20(%rdx), %ymm12
+        vpsrlq $0x20, %ymm6, %ymm7
+        vpsrlq $0x20, %ymm8, %ymm9
+        vmovshdup %ymm10, %ymm11  # ymm11 = ymm10[1,1,3,3,5,5,7,7]
+        vmovshdup %ymm12, %ymm13  # ymm13 = ymm12[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm6, %ymm6
+        vpmuldq %ymm11, %ymm7, %ymm7
+        vpmuldq %ymm12, %ymm8, %ymm8
+        vpmuldq %ymm13, %ymm9, %ymm9
+        vpaddq %ymm2, %ymm6, %ymm2
+        vpaddq %ymm3, %ymm7, %ymm3
+        vpaddq %ymm4, %ymm8, %ymm4
+        vpaddq %ymm5, %ymm9, %ymm5
+        vmovdqa 0x1000(%rsi), %ymm6
+        vmovdqa 0x1020(%rsi), %ymm8
+        vmovdqa 0x1000(%rdx), %ymm10
+        vmovdqa 0x1020(%rdx), %ymm12
+        vpsrlq $0x20, %ymm6, %ymm7
+        vpsrlq $0x20, %ymm8, %ymm9
+        vmovshdup %ymm10, %ymm11  # ymm11 = ymm10[1,1,3,3,5,5,7,7]
+        vmovshdup %ymm12, %ymm13  # ymm13 = ymm12[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm6, %ymm6
+        vpmuldq %ymm11, %ymm7, %ymm7
+        vpmuldq %ymm12, %ymm8, %ymm8
+        vpmuldq %ymm13, %ymm9, %ymm9
+        vpaddq %ymm2, %ymm6, %ymm2
+        vpaddq %ymm3, %ymm7, %ymm3
+        vpaddq %ymm4, %ymm8, %ymm4
+        vpaddq %ymm5, %ymm9, %ymm5
+        vmovdqa 0x1400(%rsi), %ymm6
+        vmovdqa 0x1420(%rsi), %ymm8
+        vmovdqa 0x1400(%rdx), %ymm10
+        vmovdqa 0x1420(%rdx), %ymm12
+        vpsrlq $0x20, %ymm6, %ymm7
+        vpsrlq $0x20, %ymm8, %ymm9
+        vmovshdup %ymm10, %ymm11  # ymm11 = ymm10[1,1,3,3,5,5,7,7]
+        vmovshdup %ymm12, %ymm13  # ymm13 = ymm12[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm6, %ymm6
+        vpmuldq %ymm11, %ymm7, %ymm7
+        vpmuldq %ymm12, %ymm8, %ymm8
+        vpmuldq %ymm13, %ymm9, %ymm9
+        vpaddq %ymm2, %ymm6, %ymm2
+        vpaddq %ymm3, %ymm7, %ymm3
+        vpaddq %ymm4, %ymm8, %ymm4
+        vpaddq %ymm5, %ymm9, %ymm5
+        vmovdqa 0x1800(%rsi), %ymm6
+        vmovdqa 0x1820(%rsi), %ymm8
+        vmovdqa 0x1800(%rdx), %ymm10
+        vmovdqa 0x1820(%rdx), %ymm12
+        vpsrlq $0x20, %ymm6, %ymm7
+        vpsrlq $0x20, %ymm8, %ymm9
+        vmovshdup %ymm10, %ymm11  # ymm11 = ymm10[1,1,3,3,5,5,7,7]
+        vmovshdup %ymm12, %ymm13  # ymm13 = ymm12[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm6, %ymm6
+        vpmuldq %ymm11, %ymm7, %ymm7
+        vpmuldq %ymm12, %ymm8, %ymm8
+        vpmuldq %ymm13, %ymm9, %ymm9
+        vpaddq %ymm2, %ymm6, %ymm2
+        vpaddq %ymm3, %ymm7, %ymm3
+        vpaddq %ymm4, %ymm8, %ymm4
+        vpaddq %ymm5, %ymm9, %ymm5
+        vpmuldq %ymm2, %ymm0, %ymm6
+        vpmuldq %ymm3, %ymm0, %ymm7
+        vpmuldq %ymm4, %ymm0, %ymm8
+        vpmuldq %ymm5, %ymm0, %ymm9
+        vpmuldq %ymm6, %ymm1, %ymm6
+        vpmuldq %ymm7, %ymm1, %ymm7
+        vpmuldq %ymm8, %ymm1, %ymm8
+        vpmuldq %ymm9, %ymm1, %ymm9
+        vpsubq %ymm6, %ymm2, %ymm2
+        vpsubq %ymm7, %ymm3, %ymm3
+        vpsubq %ymm8, %ymm4, %ymm4
+        vpsubq %ymm9, %ymm5, %ymm5
+        vpsrlq $0x20, %ymm2, %ymm2
+        vmovshdup %ymm4, %ymm4    # ymm4 = ymm4[1,1,3,3,5,5,7,7]
+        vpblendd $0xaa, %ymm3, %ymm2, %ymm2 # ymm2 = ymm2[0],ymm3[1],ymm2[2],ymm3[3],ymm2[4],ymm3[5],ymm2[6],ymm3[7]
+        vpblendd $0xaa, %ymm5, %ymm4, %ymm4 # ymm4 = ymm4[0],ymm5[1],ymm4[2],ymm5[3],ymm4[4],ymm5[5],ymm4[6],ymm5[7]
+        vmovdqa %ymm2, (%rdi)
+        vmovdqa %ymm4, 0x20(%rdi)
+        addq $0x40, %rsi
+        addq $0x40, %rdx
+        addq $0x40, %rdi
+        addl $0x1, %eax
+        cmpl $0x10, %eax
+        jb Lpointwise_acc_l7_avx2_looptop2
+        retq
+        .cfi_endproc
+
+MLD_ASM_FN_SIZE(pointwise_acc_l7_avx2_asm)
+
+#endif /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_MULTILEVEL_NO_SHARED \
+          && (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLDSA_L == 7) */
+
+#if defined(__ELF__)
+.section .note.GNU-stack,"",%progbits
+#endif

data/ext/pqcrypto/vendor/mldsa-native/mldsa/src/native/x86_64/src/pointwise_avx2_asm.S

@@ -0,0 +1,130 @@
+/*
+ * Copyright (c) The mldsa-native project authors
+ * SPDX-License-Identifier: Apache-2.0 OR ISC OR MIT
+ */
+
+/* References
+ * ==========
+ *
+ * - [REF_AVX2]
+ *   CRYSTALS-Dilithium optimized AVX2 implementation
+ *   Bai, Ducas, Kiltz, Lepoint, Lyubashevsky, Schwabe, Seiler, Stehlé
+ *   https://github.com/pq-crystals/dilithium/tree/master/avx2
+ */
+
+/*
+ * This file is derived from the public domain
+ * AVX2 Dilithium implementation @[REF_AVX2].
+ */
+
+#include "../../../common.h"
+#if defined(MLD_ARITH_BACKEND_X86_64_DEFAULT) && \
+    !defined(MLD_CONFIG_MULTILEVEL_NO_SHARED)
+
+/*
+ * WARNING: This file is auto-derived from the mldsa-native source file
+ *   dev/x86_64/src/pointwise_avx2_asm.S using scripts/simpasm. Do not modify it directly.
+ */
+
+.text
+.balign 4
+.global MLD_ASM_NAMESPACE(pointwise_avx2_asm)
+MLD_ASM_FN_SYMBOL(pointwise_avx2_asm)
+
+        .cfi_startproc
+        vmovdqa 0x20(%rdx), %ymm0
+        vmovdqa (%rdx), %ymm1
+        xorl %eax, %eax
+
+Lpointwise_avx2_looptop1:
+        vmovdqa (%rdi), %ymm2
+        vmovdqa 0x20(%rdi), %ymm4
+        vmovdqa 0x40(%rdi), %ymm6
+        vmovdqa (%rsi), %ymm10
+        vmovdqa 0x20(%rsi), %ymm12
+        vmovdqa 0x40(%rsi), %ymm14
+        vpsrlq $0x20, %ymm2, %ymm3
+        vpsrlq $0x20, %ymm4, %ymm5
+        vmovshdup %ymm6, %ymm7    # ymm7 = ymm6[1,1,3,3,5,5,7,7]
+        vpsrlq $0x20, %ymm10, %ymm11
+        vpsrlq $0x20, %ymm12, %ymm13
+        vmovshdup %ymm14, %ymm15  # ymm15 = ymm14[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm2, %ymm2
+        vpmuldq %ymm11, %ymm3, %ymm3
+        vpmuldq %ymm12, %ymm4, %ymm4
+        vpmuldq %ymm13, %ymm5, %ymm5
+        vpmuldq %ymm14, %ymm6, %ymm6
+        vpmuldq %ymm15, %ymm7, %ymm7
+        vpmuldq %ymm2, %ymm0, %ymm10
+        vpmuldq %ymm3, %ymm0, %ymm11
+        vpmuldq %ymm4, %ymm0, %ymm12
+        vpmuldq %ymm5, %ymm0, %ymm13
+        vpmuldq %ymm6, %ymm0, %ymm14
+        vpmuldq %ymm7, %ymm0, %ymm15
+        vpmuldq %ymm10, %ymm1, %ymm10
+        vpmuldq %ymm11, %ymm1, %ymm11
+        vpmuldq %ymm12, %ymm1, %ymm12
+        vpmuldq %ymm13, %ymm1, %ymm13
+        vpmuldq %ymm14, %ymm1, %ymm14
+        vpmuldq %ymm15, %ymm1, %ymm15
+        vpsubq %ymm10, %ymm2, %ymm2
+        vpsubq %ymm11, %ymm3, %ymm3
+        vpsubq %ymm12, %ymm4, %ymm4
+        vpsubq %ymm13, %ymm5, %ymm5
+        vpsubq %ymm14, %ymm6, %ymm6
+        vpsubq %ymm15, %ymm7, %ymm7
+        vpsrlq $0x20, %ymm2, %ymm2
+        vpsrlq $0x20, %ymm4, %ymm4
+        vmovshdup %ymm6, %ymm6    # ymm6 = ymm6[1,1,3,3,5,5,7,7]
+        vpblendd $0xaa, %ymm3, %ymm2, %ymm2 # ymm2 = ymm2[0],ymm3[1],ymm2[2],ymm3[3],ymm2[4],ymm3[5],ymm2[6],ymm3[7]
+        vpblendd $0xaa, %ymm5, %ymm4, %ymm4 # ymm4 = ymm4[0],ymm5[1],ymm4[2],ymm5[3],ymm4[4],ymm5[5],ymm4[6],ymm5[7]
+        vpblendd $0xaa, %ymm7, %ymm6, %ymm6 # ymm6 = ymm6[0],ymm7[1],ymm6[2],ymm7[3],ymm6[4],ymm7[5],ymm6[6],ymm7[7]
+        vmovdqa %ymm2, (%rdi)
+        vmovdqa %ymm4, 0x20(%rdi)
+        vmovdqa %ymm6, 0x40(%rdi)
+        addq $0x60, %rdi
+        addq $0x60, %rsi
+        addl $0x1, %eax
+        cmpl $0xa, %eax
+        jb Lpointwise_avx2_looptop1
+        vmovdqa (%rdi), %ymm2
+        vmovdqa 0x20(%rdi), %ymm4
+        vmovdqa (%rsi), %ymm10
+        vmovdqa 0x20(%rsi), %ymm12
+        vpsrlq $0x20, %ymm2, %ymm3
+        vpsrlq $0x20, %ymm4, %ymm5
+        vmovshdup %ymm10, %ymm11  # ymm11 = ymm10[1,1,3,3,5,5,7,7]
+        vmovshdup %ymm12, %ymm13  # ymm13 = ymm12[1,1,3,3,5,5,7,7]
+        vpmuldq %ymm10, %ymm2, %ymm2
+        vpmuldq %ymm11, %ymm3, %ymm3
+        vpmuldq %ymm12, %ymm4, %ymm4
+        vpmuldq %ymm13, %ymm5, %ymm5
+        vpmuldq %ymm2, %ymm0, %ymm10
+        vpmuldq %ymm3, %ymm0, %ymm11
+        vpmuldq %ymm4, %ymm0, %ymm12
+        vpmuldq %ymm5, %ymm0, %ymm13
+        vpmuldq %ymm10, %ymm1, %ymm10
+        vpmuldq %ymm11, %ymm1, %ymm11
+        vpmuldq %ymm12, %ymm1, %ymm12
+        vpmuldq %ymm13, %ymm1, %ymm13
+        vpsubq %ymm10, %ymm2, %ymm2
+        vpsubq %ymm11, %ymm3, %ymm3
+        vpsubq %ymm12, %ymm4, %ymm4
+        vpsubq %ymm13, %ymm5, %ymm5
+        vpsrlq $0x20, %ymm2, %ymm2
+        vmovshdup %ymm4, %ymm4    # ymm4 = ymm4[1,1,3,3,5,5,7,7]
+        vpblendd $0x55, %ymm2, %ymm3, %ymm2 # ymm2 = ymm2[0],ymm3[1],ymm2[2],ymm3[3],ymm2[4],ymm3[5],ymm2[6],ymm3[7]
+        vpblendd $0x55, %ymm4, %ymm5, %ymm4 # ymm4 = ymm4[0],ymm5[1],ymm4[2],ymm5[3],ymm4[4],ymm5[5],ymm4[6],ymm5[7]
+        vmovdqa %ymm2, (%rdi)
+        vmovdqa %ymm4, 0x20(%rdi)
+        retq
+        .cfi_endproc
+
+MLD_ASM_FN_SIZE(pointwise_avx2_asm)
+
+#endif /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_MULTILEVEL_NO_SHARED \
+        */
+
+#if defined(__ELF__)
+.section .note.GNU-stack,"",%progbits
+#endif

data/ext/pqcrypto/vendor/mldsa-native/mldsa/src/native/x86_64/src/poly_caddq_avx2_asm.S

@@ -0,0 +1,190 @@
+/*
+ * Copyright (c) The mldsa-native project authors
+ * SPDX-License-Identifier: Apache-2.0 OR ISC OR MIT
+ */
+
+/* References
+ * ==========
+ *
+ * - [REF_AVX2]
+ *   CRYSTALS-Dilithium optimized AVX2 implementation
+ *   Bai, Ducas, Kiltz, Lepoint, Lyubashevsky, Schwabe, Seiler, Stehlé
+ *   https://github.com/pq-crystals/dilithium/tree/master/avx2
+ */
+
+/*
+ * This file is derived from the public domain
+ * AVX2 Dilithium implementation @[REF_AVX2].
+ */
+
+
+/*************************************************
+ * Name:        mld_poly_caddq_avx2_asm
+ *
+ * Description: For all coefficients of in/out polynomial add Q if
+ *              coefficient is negative.
+ *
+ * Arguments:   - int32_t *r: pointer to input/output polynomial
+ **************************************************/
+
+#include "../../../common.h"
+
+#if defined(MLD_ARITH_BACKEND_X86_64_DEFAULT) && \
+    !defined(MLD_CONFIG_MULTILEVEL_NO_SHARED)
+
+
+/*
+ * WARNING: This file is auto-derived from the mldsa-native source file
+ *   dev/x86_64/src/poly_caddq_avx2_asm.S using scripts/simpasm. Do not modify it directly.
+ */
+
+.text
+.balign 4
+.global MLD_ASM_NAMESPACE(poly_caddq_avx2_asm)
+MLD_ASM_FN_SYMBOL(poly_caddq_avx2_asm)
+
+        .cfi_startproc
+        vpxor %xmm2, %xmm2, %xmm2
+        movl $0x7fe001, %eax         # imm = 0x7FE001
+        vmovd %eax, %xmm1
+        vpbroadcastd %xmm1, %ymm1
+        vpcmpgtd (%rdi), %ymm2, %ymm0
+        vpand %ymm1, %ymm0, %ymm0
+        vpaddd (%rdi), %ymm0, %ymm0
+        vmovdqa %ymm0, (%rdi)
+        vpcmpgtd 0x20(%rdi), %ymm2, %ymm3
+        vpand %ymm1, %ymm3, %ymm3
+        vpaddd 0x20(%rdi), %ymm3, %ymm3
+        vmovdqa %ymm3, 0x20(%rdi)
+        vpcmpgtd 0x40(%rdi), %ymm2, %ymm4
+        vpand %ymm1, %ymm4, %ymm4
+        vpaddd 0x40(%rdi), %ymm4, %ymm4
+        vmovdqa %ymm4, 0x40(%rdi)
+        vpcmpgtd 0x60(%rdi), %ymm2, %ymm5
+        vpand %ymm1, %ymm5, %ymm5
+        vpaddd 0x60(%rdi), %ymm5, %ymm5
+        vmovdqa %ymm5, 0x60(%rdi)
+        vpcmpgtd 0x80(%rdi), %ymm2, %ymm0
+        vpand %ymm1, %ymm0, %ymm0
+        vpaddd 0x80(%rdi), %ymm0, %ymm0
+        vmovdqa %ymm0, 0x80(%rdi)
+        vpcmpgtd 0xa0(%rdi), %ymm2, %ymm3
+        vpand %ymm1, %ymm3, %ymm3
+        vpaddd 0xa0(%rdi), %ymm3, %ymm3
+        vmovdqa %ymm3, 0xa0(%rdi)
+        vpcmpgtd 0xc0(%rdi), %ymm2, %ymm4
+        vpand %ymm1, %ymm4, %ymm4
+        vpaddd 0xc0(%rdi), %ymm4, %ymm4
+        vmovdqa %ymm4, 0xc0(%rdi)
+        vpcmpgtd 0xe0(%rdi), %ymm2, %ymm5
+        vpand %ymm1, %ymm5, %ymm5
+        vpaddd 0xe0(%rdi), %ymm5, %ymm5
+        vmovdqa %ymm5, 0xe0(%rdi)
+        vpcmpgtd 0x100(%rdi), %ymm2, %ymm0
+        vpand %ymm1, %ymm0, %ymm0
+        vpaddd 0x100(%rdi), %ymm0, %ymm0
+        vmovdqa %ymm0, 0x100(%rdi)
+        vpcmpgtd 0x120(%rdi), %ymm2, %ymm3
+        vpand %ymm1, %ymm3, %ymm3
+        vpaddd 0x120(%rdi), %ymm3, %ymm3
+        vmovdqa %ymm3, 0x120(%rdi)
+        vpcmpgtd 0x140(%rdi), %ymm2, %ymm4
+        vpand %ymm1, %ymm4, %ymm4
+        vpaddd 0x140(%rdi), %ymm4, %ymm4
+        vmovdqa %ymm4, 0x140(%rdi)
+        vpcmpgtd 0x160(%rdi), %ymm2, %ymm5
+        vpand %ymm1, %ymm5, %ymm5
+        vpaddd 0x160(%rdi), %ymm5, %ymm5
+        vmovdqa %ymm5, 0x160(%rdi)
+        vpcmpgtd 0x180(%rdi), %ymm2, %ymm0
+        vpand %ymm1, %ymm0, %ymm0
+        vpaddd 0x180(%rdi), %ymm0, %ymm0
+        vmovdqa %ymm0, 0x180(%rdi)
+        vpcmpgtd 0x1a0(%rdi), %ymm2, %ymm3
+        vpand %ymm1, %ymm3, %ymm3
+        vpaddd 0x1a0(%rdi), %ymm3, %ymm3
+        vmovdqa %ymm3, 0x1a0(%rdi)
+        vpcmpgtd 0x1c0(%rdi), %ymm2, %ymm4
+        vpand %ymm1, %ymm4, %ymm4
+        vpaddd 0x1c0(%rdi), %ymm4, %ymm4
+        vmovdqa %ymm4, 0x1c0(%rdi)
+        vpcmpgtd 0x1e0(%rdi), %ymm2, %ymm5
+        vpand %ymm1, %ymm5, %ymm5
+        vpaddd 0x1e0(%rdi), %ymm5, %ymm5
+        vmovdqa %ymm5, 0x1e0(%rdi)
+        vpcmpgtd 0x200(%rdi), %ymm2, %ymm0
+        vpand %ymm1, %ymm0, %ymm0
+        vpaddd 0x200(%rdi), %ymm0, %ymm0
+        vmovdqa %ymm0, 0x200(%rdi)
+        vpcmpgtd 0x220(%rdi), %ymm2, %ymm3
+        vpand %ymm1, %ymm3, %ymm3
+        vpaddd 0x220(%rdi), %ymm3, %ymm3
+        vmovdqa %ymm3, 0x220(%rdi)
+        vpcmpgtd 0x240(%rdi), %ymm2, %ymm4
+        vpand %ymm1, %ymm4, %ymm4
+        vpaddd 0x240(%rdi), %ymm4, %ymm4
+        vmovdqa %ymm4, 0x240(%rdi)
+        vpcmpgtd 0x260(%rdi), %ymm2, %ymm5
+        vpand %ymm1, %ymm5, %ymm5
+        vpaddd 0x260(%rdi), %ymm5, %ymm5
+        vmovdqa %ymm5, 0x260(%rdi)
+        vpcmpgtd 0x280(%rdi), %ymm2, %ymm0
+        vpand %ymm1, %ymm0, %ymm0
+        vpaddd 0x280(%rdi), %ymm0, %ymm0
+        vmovdqa %ymm0, 0x280(%rdi)
+        vpcmpgtd 0x2a0(%rdi), %ymm2, %ymm3
+        vpand %ymm1, %ymm3, %ymm3
+        vpaddd 0x2a0(%rdi), %ymm3, %ymm3
+        vmovdqa %ymm3, 0x2a0(%rdi)
+        vpcmpgtd 0x2c0(%rdi), %ymm2, %ymm4
+        vpand %ymm1, %ymm4, %ymm4
+        vpaddd 0x2c0(%rdi), %ymm4, %ymm4
+        vmovdqa %ymm4, 0x2c0(%rdi)
+        vpcmpgtd 0x2e0(%rdi), %ymm2, %ymm5
+        vpand %ymm1, %ymm5, %ymm5
+        vpaddd 0x2e0(%rdi), %ymm5, %ymm5
+        vmovdqa %ymm5, 0x2e0(%rdi)
+        vpcmpgtd 0x300(%rdi), %ymm2, %ymm0
+        vpand %ymm1, %ymm0, %ymm0
+        vpaddd 0x300(%rdi), %ymm0, %ymm0
+        vmovdqa %ymm0, 0x300(%rdi)
+        vpcmpgtd 0x320(%rdi), %ymm2, %ymm3
+        vpand %ymm1, %ymm3, %ymm3
+        vpaddd 0x320(%rdi), %ymm3, %ymm3
+        vmovdqa %ymm3, 0x320(%rdi)
+        vpcmpgtd 0x340(%rdi), %ymm2, %ymm4
+        vpand %ymm1, %ymm4, %ymm4
+        vpaddd 0x340(%rdi), %ymm4, %ymm4
+        vmovdqa %ymm4, 0x340(%rdi)
+        vpcmpgtd 0x360(%rdi), %ymm2, %ymm5
+        vpand %ymm1, %ymm5, %ymm5
+        vpaddd 0x360(%rdi), %ymm5, %ymm5
+        vmovdqa %ymm5, 0x360(%rdi)
+        vpcmpgtd 0x380(%rdi), %ymm2, %ymm0
+        vpand %ymm1, %ymm0, %ymm0
+        vpaddd 0x380(%rdi), %ymm0, %ymm0
+        vmovdqa %ymm0, 0x380(%rdi)
+        vpcmpgtd 0x3a0(%rdi), %ymm2, %ymm3
+        vpand %ymm1, %ymm3, %ymm3
+        vpaddd 0x3a0(%rdi), %ymm3, %ymm3
+        vmovdqa %ymm3, 0x3a0(%rdi)
+        vpcmpgtd 0x3c0(%rdi), %ymm2, %ymm4
+        vpand %ymm1, %ymm4, %ymm4
+        vpaddd 0x3c0(%rdi), %ymm4, %ymm4
+        vmovdqa %ymm4, 0x3c0(%rdi)
+        vpcmpgtd 0x3e0(%rdi), %ymm2, %ymm5
+        vpand %ymm1, %ymm5, %ymm5
+        vpaddd 0x3e0(%rdi), %ymm5, %ymm5
+        vmovdqa %ymm5, 0x3e0(%rdi)
+        retq
+        .cfi_endproc
+
+MLD_ASM_FN_SIZE(poly_caddq_avx2_asm)
+
+
+#endif /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_MULTILEVEL_NO_SHARED \
+        */
+
+#if defined(__ELF__)
+.section .note.GNU-stack,"",%progbits
+#endif

data/ext/pqcrypto/vendor/mldsa-native/mldsa/src/native/x86_64/src/poly_decompose_32_avx2.c

@@ -24,6 +24,7 @@
 #include "../../../common.h"
 
 #if defined(MLD_ARITH_BACKEND_X86_64_DEFAULT) &&   \
+    !defined(MLD_CONFIG_NO_SIGN_API) &&            \
     !defined(MLD_CONFIG_MULTILEVEL_NO_SHARED) &&   \
     (defined(MLD_CONFIG_MULTILEVEL_WITH_SHARED) || \
      (MLD_CONFIG_PARAMETER_SET == 65 || MLD_CONFIG_PARAMETER_SET == 87))
@@ -143,13 +144,14 @@ void mld_poly_decompose_32_avx2(int32_t *a1, int32_t *a0)
   }
 }
 
-#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_MULTILEVEL_NO_SHARED \
-         && (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == \
-         65 || MLD_CONFIG_PARAMETER_SET == 87) */
+#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_NO_SIGN_API &&       \
+         !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                                  \
+         (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == 65 \
+         || MLD_CONFIG_PARAMETER_SET == 87) */
 
 MLD_EMPTY_CU(avx2_poly_decompose_32)
 
-#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT &&                                \
+#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_NO_SIGN_API &&     \
           !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                                  \
           (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == 65 \
           || MLD_CONFIG_PARAMETER_SET == 87)) */

data/ext/pqcrypto/vendor/mldsa-native/mldsa/src/native/x86_64/src/poly_decompose_88_avx2.c

@@ -24,6 +24,7 @@
 #include "../../../common.h"
 
 #if defined(MLD_ARITH_BACKEND_X86_64_DEFAULT) &&   \
+    !defined(MLD_CONFIG_NO_SIGN_API) &&            \
     !defined(MLD_CONFIG_MULTILEVEL_NO_SHARED) &&   \
     (defined(MLD_CONFIG_MULTILEVEL_WITH_SHARED) || \
      MLD_CONFIG_PARAMETER_SET == 44)
@@ -143,13 +144,14 @@ void mld_poly_decompose_88_avx2(int32_t *a1, int32_t *a0)
     _mm256_store_si256((__m256i *)&a0[8 * i], f0);
   }
 }
-#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_MULTILEVEL_NO_SHARED \
-         && (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == \
-         44) */
+#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_NO_SIGN_API &&        \
+         !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                                   \
+         (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == 44) \
+       */
 
 MLD_EMPTY_CU(avx2_poly_decompose_88)
 
-#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT &&                             \
+#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_NO_SIGN_API &&  \
           !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                               \
           (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == \
           44)) */

data/ext/pqcrypto/vendor/mldsa-native/mldsa/src/native/x86_64/src/poly_use_hint_32_avx2.c

@@ -20,6 +20,7 @@
 #include "../../../common.h"
 
 #if defined(MLD_ARITH_BACKEND_X86_64_DEFAULT) &&   \
+    !defined(MLD_CONFIG_NO_VERIFY_API) &&          \
     !defined(MLD_CONFIG_MULTILEVEL_NO_SHARED) &&   \
     (defined(MLD_CONFIG_MULTILEVEL_WITH_SHARED) || \
      (MLD_CONFIG_PARAMETER_SET == 65 || MLD_CONFIG_PARAMETER_SET == 87))
@@ -33,12 +34,11 @@
                                        _mm256_castsi256_ps(b), \
                                        _mm256_castsi256_ps(mask)))
 
-void mld_poly_use_hint_32_avx2(int32_t *b, const int32_t *a,
-                               const int32_t *hint)
+void mld_poly_use_hint_32_avx2(int32_t *a, const int32_t *hint)
 {
   unsigned int i;
   __m256i f, f0, f1, h, t;
-  const __m256i q_bound = _mm256_set1_epi32(87 * ((MLDSA_Q - 1) / 32));
+  const __m256i q_bound = _mm256_set1_epi32(31 * ((MLDSA_Q - 1) / 32));
   /* check-magic: 1025 == floor(2**22 / 4092) */
   const __m256i v = _mm256_set1_epi32(1025);
   const __m256i alpha = _mm256_set1_epi32(2 * ((MLDSA_Q - 1) / 32));
@@ -82,17 +82,18 @@ void mld_poly_use_hint_32_avx2(int32_t *b, const int32_t *a,
     f1 = _mm256_add_epi32(f1, h);
     f1 = _mm256_and_si256(f1, mask);
 
-    _mm256_store_si256((__m256i *)&b[8 * i], f1);
+    _mm256_store_si256((__m256i *)&a[8 * i], f1);
   }
 }
 
-#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_MULTILEVEL_NO_SHARED \
-         && (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == \
-         65 || MLD_CONFIG_PARAMETER_SET == 87) */
+#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_NO_VERIFY_API &&     \
+         !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                                  \
+         (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == 65 \
+         || MLD_CONFIG_PARAMETER_SET == 87) */
 
 MLD_EMPTY_CU(avx2_poly_use_hint_32)
 
-#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT &&                                \
+#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_NO_VERIFY_API &&   \
           !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                                  \
           (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == 65 \
           || MLD_CONFIG_PARAMETER_SET == 87)) */

data/ext/pqcrypto/vendor/mldsa-native/mldsa/src/native/x86_64/src/poly_use_hint_88_avx2.c

@@ -20,6 +20,7 @@
 #include "../../../common.h"
 
 #if defined(MLD_ARITH_BACKEND_X86_64_DEFAULT) &&   \
+    !defined(MLD_CONFIG_NO_VERIFY_API) &&          \
     !defined(MLD_CONFIG_MULTILEVEL_NO_SHARED) &&   \
     (defined(MLD_CONFIG_MULTILEVEL_WITH_SHARED) || \
      MLD_CONFIG_PARAMETER_SET == 44)
@@ -33,8 +34,7 @@
                                        _mm256_castsi256_ps(b), \
                                        _mm256_castsi256_ps(mask)))
 
-void mld_poly_use_hint_88_avx2(int32_t *b, const int32_t *a,
-                               const int32_t *hint)
+void mld_poly_use_hint_88_avx2(int32_t *a, const int32_t *hint)
 {
   unsigned int i;
   __m256i f, f0, f1, h, t;
@@ -84,19 +84,20 @@ void mld_poly_use_hint_88_avx2(int32_t *b, const int32_t *a,
     f = _mm256_cmpgt_epi32(f1, max);
     f1 = MLD_MM256_BLENDV_EPI32(f1, zero, f);
 
-    _mm256_store_si256((__m256i *)&b[8 * i], f1);
+    _mm256_store_si256((__m256i *)&a[8 * i], f1);
   }
 }
 
-#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_MULTILEVEL_NO_SHARED \
-         && (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == \
-         44) */
+#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_NO_VERIFY_API &&      \
+         !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                                   \
+         (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == 44) \
+       */
 
 MLD_EMPTY_CU(avx2_poly_use_hint_88)
 
-#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT &&                             \
-          !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                               \
-          (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == \
+#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_NO_VERIFY_API && \
+          !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                                \
+          (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET ==  \
           44)) */
 
 /* To facilitate single-compilation-unit (SCU) builds, undefine all macros.

data/ext/pqcrypto/vendor/mldsa-native/mldsa/src/native/x86_64/src/polyz_unpack_17_avx2.c

@@ -20,6 +20,8 @@
 #include "../../../common.h"
 
 #if defined(MLD_ARITH_BACKEND_X86_64_DEFAULT) &&   \
+    (!defined(MLD_CONFIG_NO_SIGN_API) ||           \
+     !defined(MLD_CONFIG_NO_VERIFY_API)) &&        \
     !defined(MLD_CONFIG_MULTILEVEL_NO_SHARED) &&   \
     (defined(MLD_CONFIG_MULTILEVEL_WITH_SHARED) || \
      MLD_CONFIG_PARAMETER_SET == 44)
@@ -79,13 +81,14 @@ void mld_polyz_unpack_17_avx2(int32_t *r, const uint8_t *a)
     _mm256_store_si256((__m256i *)&r[8 * i], f);
   }
 }
-#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && !MLD_CONFIG_MULTILEVEL_NO_SHARED \
-         && (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == \
-         44) */
+#else /* MLD_ARITH_BACKEND_X86_64_DEFAULT && (!MLD_CONFIG_NO_SIGN_API ||       \
+         !MLD_CONFIG_NO_VERIFY_API) && !MLD_CONFIG_MULTILEVEL_NO_SHARED &&     \
+         (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == 44) \
+       */
 
 MLD_EMPTY_CU(avx2_polyz_unpack_17)
 
-#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT &&                             \
-          !MLD_CONFIG_MULTILEVEL_NO_SHARED &&                               \
+#endif /* !(MLD_ARITH_BACKEND_X86_64_DEFAULT && (!MLD_CONFIG_NO_SIGN_API || \
+          !MLD_CONFIG_NO_VERIFY_API) && !MLD_CONFIG_MULTILEVEL_NO_SHARED && \
           (MLD_CONFIG_MULTILEVEL_WITH_SHARED || MLD_CONFIG_PARAMETER_SET == \
           44)) */